[轉錄]Re: [問卦] CPU時脈是不是已趨近極限

[AmdsLancelot (不太行)]

※ [本文轉錄自 Gossiping 看板]

作者: xzcvb (再拼一下) 看板: Gossiping
標題: Re: [問卦] CPU時脈是不是已趨近極限
時間: Wed Jan 20 22:40:47 2010

推文有人說是製程機台 或是矽的極限，
其實都不是。
這極限的原理很簡單，高中物理到普通物理就可以懂.

IC晶片的製程的順序是，先在矽晶表面做出矽的電晶體，
然候再疊上用來導通的金屬線。

導通的金屬有分橫向(X軸 Y軸這平面)，以及縱向Via (Z軸)
它的圖示可以看一下這本書的封面：
http://img.infibeam.com/img/675e2ffc/591/9/9780521559591.jpg
有的線粗 有的細，是因為設計電流不同.
一層一層很多層。

剖面圖的話像這個：
http://tinyurl.com/yksk76c
白色是金屬 深色是介電質.


好，非常不幸的事情是，
金屬線跟線之間一定會有電容，
而金屬線本身會有電阻，
訊號在跑的時候，
不管是從0V 拉到 1V  或是 1V 降回 0V
這都會有延遲，
延遲來自它須完成對鄰近的電容充電或放電，
因此就慢了.
這個延遲高中物理或是普物叫做RC delay.

(另外還有電感問題，在極細導線也會有.)




問題來啦，這個RC delay可不可以降低呢？

簡單講降低電阻，或是降低電容
都可以降低RC delay

雞歪的問題來了，
越先進製程導線會越細，電阻也越大，(幹點一)
導線間距縮小，電容也會上升。(幹點二)

所以(一+二)越先進製程這問題越嚴重。

迫不得已，
填在導線間的介電材料，也需要降低介電係數(稱low K)。
不過，現在low K也已經用上了好幾代的製程了，


簡單講，電晶體是可以更快的，
不過被金屬導線拖住，
所以飆不上去。


再來呢？
還有個東西還沒用上，
真空，或是空氣，相對介電係數最低 (=1.0)

也就是導線還是金屬，金屬線與金屬線中間的材料
有一部份要架空留空氣或是真空，
(看第一張圖 想像一下)

這玩意叫做air gap....

為什麼還沒用上，
因為這製程太難纏了。
就我所知
IBM很熱衷air gap的技術.

一旦air gap問世，那晶片速度會直接跳一大截上去
但是大概再上去就上不了多少了.




所以，
現在多核心還是發展方向....





但是多核也有瓶頸，
多核的瓶頸在於晶片間的溝通，訊號跑不快，
為什麼不快？
因為晶片要把訊號送進送出，一定要經過bonding wire和 pad，
bonding wire和 pad長這個樣子：

http://home.2ic.cn/attachment/200906/5/258932_1244197939SkS3.jpg

打線的那個金屬平台叫做pad
pad面積不小，可能有65um X 65um.
它的寄生電容也不小，加上 wire 也有電阻，
所以
又來了
還是RC delay.


像Intel就很熱衷怎樣讓矽發光的技術。 (矽是很難發光的東西)
為什麼呢，
因為利用光通訊來連接多核的晶片
就躲掉了RC delay，
頻寬才能飆很高，
然後多核心效能會更強大。


目前的提案是Si製程上沉積厚厚的InP (三五族)
再做InP的光電元件在上面.
(聽起來是很貴的製程).


Intel, IBM野心都很大啊.




※ 引述《oyasmy (.....)》之銘言：
: 15年前出了133MHZ的奔騰
: 八年前CPU時脈就高達2.4G了
: 也就是七年增加了18倍
: 可是一直到今年最高時脈只到3.3G左右
: 七年增不到0.4倍...
: 所以現在只能往多核心方向發展
: 可是多核除非程式有支援　否則一點用處也沒有
: 但是很吃CPU又支援多核的程式很少　例如遊戲就很少支援多核的
: 所以
: 是不是往後的日子裡　遊戲畫面品質的提升將不像過去的突飛猛進
: 而會呈現很緩慢的進展狀態?

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.38.155
推 alove973:嗯
→ tony121010:就是那個光
推 jgpkhgadk:看不懂  推專業
耐心看一下，不難懂的...

※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 22:43)
推 eipduolc:微軟表示:沒看到我們OS越來越弱嗎
推 indomic:專業文
推 ccps0711:恩 跟我腦中想像的雛形相差不遠
→ auchunm:鄉民個個都頭頭是道呢 呵呵
推 Bachika:太專業  看不懂還是給推
推 aaax2:哦~~
推 mikejr:AMD出來面對!
推 compression:不管怎樣  台灣(或大陸)永遠是代工之王?
推 tenderman:專業推~ 雖然看不太懂 專業八卦 推~~
推 cheng135:恩 對阿對阿跟我想的一樣               (樓下快說對
推 cobeycobey:傳輸速度的極限就是光速.沒什麼好談的
→ indomic:amd輸到脫褲了
→ feliz5566:看不懂
推 pttresident:推了
推 kingright:嗯
推 widec:幹 清流的專業文
推 hank780420:微軟：桀桀桀，再來65535顆核心我也食的下啊
推 playerst:可是之前說換GaAs基版可以讓時脈到10g耶= =
推 yyc1217:接下來是skynet了
推 eipduolc:用光傳蘇真的就是極限了
推 dennisiver:淺顯易懂^^
推 knight30115:整段都看不到AMD 他哪裡輸到脫褲了= =
推 acer0903:很專業 不過都看不懂
推 kickmeout:樓下不僅懂..還是研發部高手
→ dennisiver:因為AMD根本沒辦法拿上檯面來比..
→ eipduolc:以後CPU不用加風扇就會很大一顆XD
推 vialter01:看不懂
推 indomic:樓樓上感謝幫我解答  顆顆
→ PlayStation3:不是 是不扯扯AMD就顯得自己好像不懂
推 Pash77:現在哪一個多核在內部有用到 bonding wire 的?
→ sakura000:不懂的買IBM股票就對了
推 DCaty:認真給個推
→ indomic:真酸阿~
→ knight30115:聽說AMD的CPU是IBM代工的 而且相較IBM和Intel衝專利
推 hayato57:居然還有阿托的Ni/Pd/Au製程圖…冏rz
沒待過封裝廠所以這部份...

推 zinner:air gap真的可行嗎?
坦白說不知道。我一直覺得可行，可是現況好像卡在研發卡好久了...

→ knight30115:AMD比較像純粹在做生意= =
推 sean456:GaAs是稀有元素阿＝ ＝ 很貴的 他的電子遷移率特好
推 adagio:嗯 ! 跟我想的差不多 ~
推 elle:好像老師的教法喔
推 mmmbop:這麼簡單 連樓下都知道
推 a8330028:我想起了我組裝的etch機台 XD
推 sunnywing:喔 原來是這樣阿
→ ouyang:台灣呢? 還是只能做代工?
→ andy199113:原來是這樣!
推 kuanun:III-V 基板太貴了，所以才想用Si的當基板，然後在上面長
→ sean456:打線那邊還有電感問題 極高頻會產生電感效應 也是一個問題
推 haniah:為什麼導線越細 電阻越大
→ vialter01:SOGA
→ kuanun:截面積越小
推 pdaer:水管越細 水越不容易流過一樣到李阿
推 cpt:挑個小錯 應該是 bond wire, 非 bound wire
Thank you.

推 YoungDiaw:專業
※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 22:53)
→ sean456:R＝ρL/A  截面積變小 電阻變大
推 Nasamit:屌!
→ PlayStation3:我記得不是給特許帶的嗎-.-?
推 forever05520:
推 indomic:那個公式好像打錯了....
→ sean456:真的嗎！？
→ indomic:矽個馬在下面
推 maxmedia:身為固態電子組的...這些很簡單...
→ KimoG:沒錯吧@@
→ sean456:我那不是西葛馬
推 dolphinus:是的, 這些其實是基本....
推 filla:高中物理有RC delay? 是去在台大或清華上的吧.....
推 airanfernee:雖然是高中物理 但有些架構還是得上過電子電路才會懂
可能我記錯了？

→ indomic:喔~~~我看錯了~~~哈哈哈,SORRY
→ sean456:σ這才是西葛馬
→ indomic:看錯摟~~~SORRY
推 zaknafein:你講的這些高中物理真的有教嗎=_=
大概我記錯，不過普物一定有教。

我很盡力的寫到白話，
前面所以推文說看不懂的我粉傷心。

→ airanfernee:問題是這邊有多少鄉民是工學院 然後又學過電子電路的?
推 pdaer:主因還是功耗+溫度啦 60HZ的PLL都出來了...
推 zeals:對理工宅來說 這邊寫得很精簡但是清楚 推一個
推 Refauth:想像電線就是河道 電子像水在流 河道越小越流不動啦(電阻)
→ BlueApex:高中物理有 不過這兩年高中物理刪掉電子學了
推 playerst:感覺很多是電磁學才有教....
推 medama:專業
推 filla:60HZ? 少了一個次方吧?
→ airanfernee:不過對工學院學生來說淺顯易懂 甚至講得比教授還清楚
推 power75927:看不懂...可是認真的文章還是給推
推 clkdtm32:呵呵....
推 Asucks:難得出現我看得懂專業文，推一下，現在半導體業界問題不在
推 ZZZZ0:快推，別人才不會以為我們看不懂
推 mayoee:專業!!!
→ dolphinus:PLL + VCO 60Hz? 這麼威... !?
XDDDD

→ eva19452002:AMD不能亡!!!
→ Asucks:能否把銅導線做的更細，這部分還好，問題在於integration
推 bahhy:不錯 講的比一些學校教授還清楚
推 hn771123:RC充放電所造成的延遲我在大學才學到耶= =
推 a8330028:製程:這片吃得這麼醜 良率怎麼會過 設備:怪我喔~
→ filla:AMD不會亡好嗎 I社也不會讓他亡
→ pdaer:60G啦 ㄎㄎ
60G PLL嗎
真的有人做過嗎？
我想請問SPICE模擬的問題
(因為理論上用現有的SPICE會出鎚...)

推 cwfy:SI/PI 訊號完整度
→ pdaer:60HZ真的太搞笑了XD..
→ filla:ㄎㄎ
推 rogerable:RLC全部登場之後情況會更歡樂
→ Eventis:理論上基本電路學把RC放進去寫沒差,不過積分拿掉以後,暫態
→ wyvernlee:專業推!!可惜 CD 中
→ rogerable:多核心之後軟體跟硬體架構上遇到的問題也很歡樂
→ Eventis:就沒得算,也就沒RC delay可偷帶了.
推 playerst:一般在設計會全用C OR 全L吧
推 sean456:不會阿 直流暫態穩態 有公式可以用
※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 23:01)
推 dongone:沒錯!就是這樣!!      (不懂也要裝懂)
推 pttresident:現在air gap是不是卡在製程阿？
推 CloudJ:空氣的介電係數最低 這個有資料嗎？
推 flydragon198:推專業，不知道量子電腦什麼時候會出現？
推 Asucks:TSV能避免wire bonding的缺點，但製程整合卻相當困難
推 workman168:
推 thisisnobody:專業 清新 健康
推 playerst:空氣的介電系數不是最低 最低是真空= =
一大氣壓的空氣K值=1.0006
真空K=1.0
差不多啦！

推 Janius:這篇蠻潛顯易懂的!!    （心虛）
推 filla:量子電腦已有人推出原型機了吧 但是量產?...........
推 kuanun:沒辦法真空吧 怎麼弄 = =，真空又怎麼散熱
製程的chamber本身就可以抽到近似真空。
真空散熱差 但是SiO2本來散熱就差
大家都可以靠radiation.
不過填點inert gas進去應該無妨。

推 harry901:推一下
→ playerst:就算不是真空 你用一個AIR GAP也很難散熱
→ kuanun:air gap 光是結構的穩定性就是大問題了
→ Reddick5566:文組完全看不懂....冏
推 fansla:是這樣嗎 如果你可以擁有10YEE個電晶體 你要選擇切更多
推 bzbread:只看得懂前半段, 後半段大概是我被當的地方...XDDD
→ fansla:pipeline還是用多個核心..
推 Stevenchow:高中物理不會教 RC充放電的問題
※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 23:06)
→ fansla:多核心的目的就是分配運算資源啊 要衝速度就不需要多核心
→ fansla:應該不難懂吧　原ＰＯ不要鑽牛角尖了...
→ Stevenchow:如果是高工的電子電機相關科系，基本電學下冊會講到
推 nfsong:專業推阿
→ fansla:這個技術30多年前就成熟了..
→ fansla:只是製成技術不先進　那個時候也有多核阿　就是超級電腦
→ Stevenchow:關於RLC的暫態效應，然後高二才會教電子學
→ PlayStation3:10人跑100M永遠不會突破9S 但是總和跑1000M9S有可能
推 tyshowman:推專業 不過高中好像沒教過幾個..
→ Stevenchow:不過，製程方面的東西，要上大學才會講了
推 fellmith:InP阿 這種東西真的不好做
→ PlayStation3:高中物理應該不會教這個W
推 Delicious0:喔喔 這我小學時就懂了^^
推 dragon8844:快推 不然樓下會以為我聽不懂
推 YHank:說真的，電機宅宅的我看得都沒很順...多數人看不懂很正常
→ fellmith:而且In的東西本來就很貴....做這種的可能要用原子束
推 access7310:推一下
推 InfinitySA:極限是一定有  只是不知道在哪
→ Stevenchow:CPU的時脈要再衝上去，可能要朱允武這些人多努力了
推 silentgiant:以後只要有潘朵拉的難得素 一切都不是問題
→ Stevenchow:從材料本身去下手才有可能更快
→ garyian:75g的pll兩年前就被做出來了...
推 kanebo998:國內有這種技術嗎??
推 TimC:太專業了...哪裡高中物理就能懂啊...=口=
推 Qoo302:看得懂  還好我沒白念  科科
※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 23:11)
推 roger717:推一個
推 panasony:原來最深澳的技術藏在最簡單的原理之中 推!
推 s006664:電機系淚推 之前搞這專題搞老半天搞不懂= =
→ bonkidd:專業推~~~~~~
推 geesegeese:你是內行  但重點是有無需求啊
推 filla:75G PLL是指帥哥李在ISSCC發的那篇嗎
推 garyian:而且還是台灣人
→ garyian:是低
推 deathcustom:YES!不過秘辛是～據說送了三四梯CHIP才量到～所以業界
→ deathcustom:用不了～
推 zaknafein:我普物被當  後來就轉系了XD
推 MaligB:而且CPU跑更快的話 EMI會越來越複雜 已經不是金鐘罩能搞定
→ MaligB:即便速度有到  但EMC法規沒過  一樣不能賣
推 MOMONGANAITO:明智的選擇
推 wch6858:推
推 pdaer:75G的PLL要怎麼驗證?分享一下...
推 LatteXS:完全看不懂   但是只好推XD
推 louisman:推 專業文
推 chiachenyu:在科技界的人應該都會知道   不過原PO寫得很清楚
推 hjchang:   專業
推 Bears:剛好我是做Wire bonding的
→ Pash77:這種東西看看就好
推 Jaxis:推～ 不過完全看不懂 XD
可能講錯兩個地方

有版友指出，熱才是CPU的極限問題，

另外bonding wire 應該已經不用在CPU了.
不過RC 在interchip還是在.
現在用BGA嘛？
※ 編輯: xzcvb           來自: 122.120.38.155       (01/20 23:27)
推 enjoyptt:略懂而已, 但原po寫得不錯, 又有圖可以對照~
推 zerosky:您真內行
推 theonee:好文
推 mengche:看八卦長知識
推 Migratory:推，專業...用心看一下應該能懂吧
推 lwei781:tunneling 出來問題也會很大
推 ETAlien:這篇有專業到!!
--
just listen to my beats!

StreetVoice: ★http://www.streetvoice.com.tw/amdslancelot/music
Facebook:    ★http://www.facebook.com/lans.hung
Plurk:       ★http://www.plurk.com/LanSampler

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 218.167.48.95