※ 引述《deathcustom (DSM......)》之銘言:
: 推 goukiman:我講的50%也不是剛好 也沒有人會傻到說50%緊緊緊 03/18 16:53
: → goukiman:我記得中正有發一篇在ISSCC上可調DUTY CYCLE的電路 03/18 16:55
: → goukiman:你要不要去看看 49.99%那這樣算不算靠近50%了 03/18 16:56
: 恩~~~
: 看起來很接近了
: 但是實際上所謂的duty cycle accuracy
: 就是一個需要依應用、依電路決定的
: 舉例而言
: 前幾天上課
: 老師提到high speed adc
: SNR = - 20log(ωε)
: ε = error in duty cycle (單位是 sec)
: 那你要達到一個ENOB = 13bit的AD
: SNR ~ 80
: ωε ~ 10^(-4)
: ε/T = 10^-4 好不好達到?
: 就是你這邊說的 49.99% <-> 50.00%
那個..ε/T指的應該是jitter吧
如果clock的edge一直變來變去
那根據edge trigger的取樣就會變的不準
所以SNR那個式子是根據一個弦波推導出來的
這個好像有個術語aperture uncertainty
而如果說duty cycle很固定,一直都是48%好了
頂多在高速的時候會讓ADC來不及轉換(因為某個相位的時間變少了)
這時候才會有影響
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.228.243.98