※ 引述《kahang (終於大四了耶^^)》之銘言：
: 想請問一下大家
: synchronous reset跟asynchronous reset的差異是在什麼地方?
: 我看verilog的書發覺只是在sensitivity list上有沒有加上reset signal而已>"<
: 希望有人可以告訴我m(_ _)m
synchronous是指和clcok同步動作,所以當reset的運作必須在clock來之前
有足夠的setup time,等clock來的時候才發揮reset的功能.
而asynchronous reset則是不管clock有沒有來,他都能有效的reset這個電路.
這兩種不同的reset取決於你transistor level怎麼接囉!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.17.105