推 smartclever:摩爾定律，每18個月躍進一倍 10/20 01:21
推 echomica:摩爾定律應該只算一種預測吧...?能當成開發的規則嗎? 10/20 01:25
推 iem2000:幾nm是沒規則吧....越小越難做 看廠商技術 10/20 01:27
推 ILR: 就是在技術跟障礙之間取得一個平衡點... 10/20 01:45
推 wondada:...誰知道 看廠商技術阿... 10/20 01:48
推 alvinli:還有個55nm勒.. 10/20 02:03
推 youfown:1樓很明顯被傳媒誤解了 10/20 02:25
推 yuanboris:邊長0.7 面積減半 10/20 05:46
> -------------------------------------------------------------------------- <
作者: galois (行屍走肉) 看板: hardware
標題: Re: [News] 45nm製程 將進入量產
時間: Sat Oct 20 02:02:33 2007
※ 引述《echomica (長崎美人)》之銘言：
: ※ 引述《ice0514 (五子)》之銘言：
: : 台積電加速先進製程開發速度，研發團隊正積極將45奈米製程轉移至生產端，業界預期
: : 最快2007年底首顆45奈米製程客戶晶片便可望正式問世。同時台積電也證實，45奈米製程
: : 研發團隊在順利將技術移轉給生產端後，接手下一世代22奈米技術平台開發，與目前32奈
: : 米製程研發團隊多路並進。台積電指出，預估最快32奈米製程將於2009年試產，未來務求
: : 延續每2年1世代的摩爾定律速度前進。
: 恕刪
: 一直有個問題
: CPU製程的演進從很早的180nm
: 一路從130 90 65 45nm 現在要接下去32 22nm
: 請問製程是循著什麼規則開發下去
: 為什麼是根據這些數字?
: 如果按照順序的話 22nm之後是16nm 11nm囉?
: 另外 90nm的GPU接下來卻是80nm
: 這又是為什麼?
45nm 32nm 22nm 16nm 11nm 8nm 6nm 4nm 3nm 這是我所知道的
每兩代縮小一半
然後80nm那種的是tsmc才有的
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.229.174.102
推 maply0703:推文啊孩子 10/20 02:06
※ 編輯: galois 來自: 61.229.174.102 (10/20 02:09)
※ 編輯: galois 來自: 61.229.174.102 (10/20 02:11)
> -------------------------------------------------------------------------- <
作者: MiNiMacGyver (子瑜) 看板: hardware
標題: Re: [News] 45nm製程 將進入量產
時間: Sat Oct 20 03:11:31 2007
※ 引述《echomica (長崎美人)》之銘言：
: ※ 引述《ice0514 (五子)》之銘言：
: : 台積電加速先進製程開發速度，研發團隊正積極將45奈米製程轉移至生產端，業界預期
: : 最快2007年底首顆45奈米製程客戶晶片便可望正式問世。同時台積電也證實，45奈米製程
: : 研發團隊在順利將技術移轉給生產端後，接手下一世代22奈米技術平台開發，與目前32奈
: : 米製程研發團隊多路並進。台積電指出，預估最快32奈米製程將於2009年試產，未來務求
: : 延續每2年1世代的摩爾定律速度前進。
: 恕刪
: 一直有個問題
: CPU製程的演進從很早的180nm
: 一路從130 90 65 45nm 現在要接下去32 22nm
: 請問製程是循著什麼規則開發下去
: 為什麼是根據這些數字?
: 如果按照順序的話 22nm之後是16nm 11nm囉?
: 另外 90nm的GPU接下來卻是80nm
: 這又是為什麼?
製程技術的演進的確是跟隨著摩爾定律(Moor's Law)發展，
只不過現今的摩爾定律是修正過的摩爾定律，在意義上仍然
符合它的精神。
簡單來說，摩爾定律只是評估先進製程技術"落點"的經驗法則，
廠商是否願意(甚是說是否有能力)跟隨著摩爾定律，誰都沒有把握。
從 250nm 進化到 180 nm 一直到奈米製程(小於100nm)，它們是指
電晶體通道的寬度(W)隨著光罩製程與材料的進步，在一定的週期
內縮小為原來的1/√2，亦即單一電晶體的面積會變成原來的一半，
也可以說在相同的單位面積之下可以塞下一倍的電晶體數目，
這也是摩爾定律所要闡釋的原理。
從上面看來，縮小電晶體面積以求在單位面積之下能夠製造更多
電路，這似乎對廠商來說是個好消息 - 做得越小塞得越多賺得也多。
但事實上並非如此，在考慮縮小製程後良率的問題、光罩製程的
光學繞射極限(與波長與 N.A 有關係)、以及電晶體本身的物理特性
(短通道效應、穿隧效應、高頻Cross Talk的問題)...等等。
往往開發新的製成技術的成本代價太高，或者根本上限制在製程技術
的瓶頸。所以有 80nm、70nm、60nm 的製程技術出來可是一點都不意外，
廠商是否願意做或是否能做，這才是考量點。
現今的光罩製成與材料來製造積體電路，會有它的物理極限，至於新的材料
開發與新的製程技術(非傳統微影製程)的研發完成，是否維持摩爾定律，
我想也沒有這麼的重要了:)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.112.9.24