看板 CTSHSub52301 關於我們 聯絡資訊
Automatic Configuration「自動設定」(On/ Off) (DRAM Auto、Timing Selectable、Timing Configuring)如果你要手動調整你的記憶體 時序,你必須關閉這個讓電腦為你設定的功能。 Bank Interleaving(Off/ 2/ 4) (Bank Interleave)DDR RAM的記憶體晶片是由4個Bank所組成。經由Interleaving,同 時對4個Bank作定址,可以將效能提升到最高。 Burst Length「爆發長度」(4/ 8) 這個選項所決定的是,在一個傳輸循環中,要送出多少資料區塊。理想上,在目前 Pentium 4和超微Athlon XP的中央處理器的L2 Cache(L2 快取)上,一次傳輸會填入一 個記憶體列。一個記憶體列等於64位元,或者是說8個資料封包(Data Packet)。 CAS Latency tCL「行位址控制器延遲時間」(1.5/ 2.0/ 2.5/ 3.0) (CAS Latency Time、CAS Timing Delay)從已經定址的行,到達輸出暫存器的資料所需 的時脈循環數。記憶體製造商將最佳的可能設定值以CL Rating的方式作列表。 Command Rate CMD(1/ 2) (Command Rate、MA 1T/2T Select)以要求的資料區間來定址記憶體模組和記憶體晶片 所需的時脈循環數。如果你的記憶體插槽已經全部插滿,你必須將這個比值調整到2,不 過這樣會使得效能明顯下降。 RAS Precharge Time tRP「列位址控制器預充電時間」(2/ 3) (RAS Precharge、Precharge to active)對迴路作預充電所需的時脈循環數,以決定列 位址。 RAS-to-CAS Delay tRCD「列位址至行位址延遲時間」(2/ 3/ 4/ 5) (RAS to CAS Delay、Active to CMD)在已經決定的列位址和已經送出行位址之間的時 脈循環數。將這個設定值設成2可以將效能提高最多4%。 Row Active Time tRAS「列動態時間」(5/ 6/ 7) (Active to Precharge Delay、Precharge Wait State、Row Active Delay、Row Precharge Delay)當一個記憶體晶片上兩個不同的列逐一定址所造成的延遲。 Memory Clock「記憶體時脈」(100/ 133/ 166/ 200 MHz) (DRAM Clock)指定記憶體匯流排的時脈速度。這個指定的比率與前級匯流排時脈有關。 DDR技術(雙資料率)可以經由實際的匯流排時脈速度把資料率加倍。 ※ 編輯: Roland100 來自: 140.135.65.1 (04/08 16:41)