看板 EE_DSnP 關於我們 聯絡資訊
※ 引述《ric2k1 (Ric)》之銘言: : 先說明一下,spec 上有寫: : Please note that the input and output pattern bits (from left to right) : should be in the same order as in CirMgr::_piList and CirMgr::_poList, : respectively. po 上一點 bddSim() 的語法好了 -- for(unsigned i = 0, j = cirMgr-> getNumPo(); i < j; ++i){ bool ret = cirMgr-> getPo(i)-> buildBdd().evalCube(inputPattern); pri += ( ret ? "1":"0" ); } -- 我是用這樣子去產生 pri (最後要print的東西) 的 理論上應該是按照 spec 的規則@@ 不過好像不太妙 出來的結果不太一樣.... 不會是 cirr 的方法不一樣吧... : cirsim 的 pattern 應該是對應到 file input 的 order, : 也就是說 cirsim 的結果不受 "cirsetv" 影響, : 但是 "bsim" 的 pattern 是與 _supports[] 的 order 是一致的 (受 cirsetv 影響) : 所以除非 "cirsetv -file",否則 cirsim 與 bsim 的結果不一致是正常的... : 所以這個結果沒有問題... : 但是為什麼 C432 & C499 的 outputs 與 input patterns 的前幾個 bits 一樣呢? : 待查... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.243.251
ric2k1:_piList and _poList 的 order 是 file 宣告 .input .outpu 01/07 23:41
ric2k1:的 order 01/07 23:41
ric2k1:用 evalCube() 來做 cirSim 會有問題哦! 這樣 input patter 01/07 23:45
ric2k1:會等於 _supports[] 的 order, 而不是 file .input order 01/07 23:46
herbert570:喔喔~~所以是我搞錯了!原來是 input 的錯,我一直以為 01/07 23:47
herbert570:是 output 的問題....@@ 01/07 23:47
herbert570:謝謝 ric!!! 01/07 23:47