作者Letitiamm (Letitia)
看板EE_DSnP
標題Re: [問題] simulation
時間Wed Jan 12 23:05:12 2011
我剛剛下載了新的ref program
第一個問題還是不太瞭解 > <
以下是我跑的結果
************************************************************
fraig> cirr ni04.aag -r
Note: original circuit is replaced...
fraig> cirsim -file nisim02.aag
4 patterns simulated.
fraig> cirg 4
==================================================
= AIG(4), line7 =
= FECs: =
= Value: 0100_1000_0000_1011_0101_0001_0100_0001 =
==================================================
*************************************************************
我想問的是 我只有跑4組input （4 patterns simulated）
對於aig gate(4) 他的value應該只有4個
為什麼還是32bit長
我本來認為他的value應該長得像這樣：
0000_0000_0000_0000_0000_0000_0000_1011
最後4個bit 分別是對於那4組input ,gate(4) output的結果
婀 但是感覺好像是我誤會value的意思了
問得有點混亂 希望老師看得懂我在問什麼 Orzzz
※ 引述《Letitiamm (Letitia)》之銘言：
請問一下
1.
我在跑老師的ref時
輸入指令cirsim -file xxx
xxx如下:
000
001
010
011
100
101
110
111
~~~~~~~~~~~~~~~~~~~(有8個數值)
但是我在cirg 6(某個aig gate)
的時候
value : 0000_0010_0000_1110_0000_0000_0000_0101
有32個值
如果模擬8組inputs, value不是應該只會有8個數值嗎
(還是value不是這個意思 Orz)
2.
每個gate只紀錄最後32次模擬的結果
在那之前的結果都拿來分組就好了嗎（分FEc跟IFEC）
> <問題有點雜
不知道是不是我理解錯誤
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.216.200
推 ric2k1:哈哈! 同 3005... 我 call 錯 function了! 01/12 21:56
→ Letitiamm:sorry 眼殘沒看到 順便問一下 simulation是不是只要做 01/12 22:00
→ Letitiamm:DFS裡的gate就好了 01/12 22:01
推 ric2k1:對的，應為不在 DFS 裏頭的可以不用考慮它們的 FEC 01/12 22:16
推 ric2k1:@你的第二個問題: 是的 01/12 22:16
→ Letitiamm:喔喔喔 謝謝老師 ^.< 01/12 22:38
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.216.200
推 ric2k1:冏... 我上傳錯檔案了... 再給我兩分鐘~~~ 讓我把記憶xxxx 01/12 23:12
→ Letitiamm:哈 老師辛苦了 （所以我沒有誤會value的意思？） 01/12 23:15
推 ric2k1:已上傳!! 其實在檢查時發現了 unsigned[] 沒有被 initializ 01/12 23:24
→ ric2k1:compiler 並不會聰明到自己把它設成 0... 01/12 23:24
推 tomap41017:對...c++要初始化陣列請愛用fill..XD 01/13 00:36