推 ric2k1:"都是cirsw+ciropt+cirsw+cirstr+cirsw就把所有的AIG都清掉 01/15 02:02
→ ric2k1:所以跟 cirmiter 的關係是? 01/15 02:03
→ yan12125:沒有AIG就不用測sim+fraig了，可是一般會先做完trivial 01/15 02:14
→ yan12125:optimization再fraig吧? 01/15 02:15
→ yan12125:應該說我生不出trivial optimization後還有AIG，而fraig 01/15 02:16
→ yan12125:完所有AIG都被清掉的電路 01/15 02:17
推 yuting1105:maybe what you want is sim14.aag? 01/15 02:44
→ yuting1105:and sim12.aag? 01/15 02:45
推 ric2k1:你可以用 sim**.aag 去 optimize (sweep+opt+sim+fraig)*2 01/15 03:04
→ ric2k1:存成 sim**_opt.aag 之後再把兩者用 cirmiter 接起來 01/15 03:05
→ ric2k1:然後你應該就可以產生一個 outputs = 0s 的電路了 01/15 03:06
推 ric2k1:你是在問這個嗎? 01/15 03:06