作者yuchentsai (蔡大頭)
看板EE_DSnP
標題[問題] simulate當pattern只有一筆時
時間Thu Jan 9 02:04:44 2014
在測試ref的時候發現
當sim的pattern只有一筆的時候
cirprint -fec的結果怎麼會根據不同的circuit而不同阿
像是我跑
aag 14 2 0 1 12
2
4
28
28 22 27
26 21 24
20 12 14
22 12 16
24 12 18
12 11 16
10 0 8
8 6 1
16 5 15
18 1 14
6 0 2
14 2 5
pattern:
01
結果:
fraig> cirp -fec
[0] 0 3 4 5 7 9 10 12 13
[1] 6 8 11 14
--------------------------------------------------------------------------
想問的就是 根據我的理解
當pattern只有一筆的時候 不是應該輸出如下才對嗎?
[0] 0 3 4 5 !6 7 !8 9 10 !11 12 13 !14
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.245.77
※ 編輯: yuchentsai 來自: 140.112.245.77 (01/09 02:05)
→ yuchentsai:但是跑某些circuit就沒事 的確只輸出一行 01/09 02:06
推 ric2k1:因為 pattern 只有一筆,而我是跑 parallel pattern sim, 01/09 02:34
→ ric2k1:所以會把其他的 pattern bits 補 0's. 01/09 02:35
→ ric2k1:測試時為了避免 ambiguity,我們的#patterns 都會是32的倍數 01/09 02:36
→ ric2k1:請見 3540 篇。 01/09 02:36
→ yuchentsai:好的 知道了~謝謝教授 01/09 03:25
推 stwxk:請問教授,可以假設pattern都是sizeof(size_t)*8的倍數嗎? 01/11 13:37
→ stwxk:還是在64-bits操作時也只能用32bits的parallel輸入? 01/11 13:39
推 qwas65166516:推樓上~ 想問+1 01/11 14:27
推 ric2k1:當然,你如果可以做到 platform independent 當然是最好, 01/12 22:56
→ ric2k1:甚至你要用 vector 之類的都可以,不過,要確定他的效率 01/12 22:58
→ ric2k1:到底有沒有比較好,而且不要在不同平台 crash 掉 01/12 22:59