[問題] Verilog 寫出來的怎麼用 C/C++驗證?

[shane123 (家產有八十七億￾  ￾ﰩ]

因為我想說用 C/C++ 來驗證我 verilog 電路是否正確
可是我不曉得實際上驗證程式該怎麼寫...

例如我的電路是 4 bit 正緣觸發計數器
數到 4'b1111 會自動回到 4'b0000

我在 test bench 把模擬結果存到一個檔案
再用 C 來讀取

不過問題是
我再用 C 寫出驗證程式
那我又該怎麼知道我 C 寫的驗證程式是沒問題的呢?

thanks~~

--
Transcendent For Programming

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 61.62.97.25
推 tkhan:我比較習慣用C寫程式將結果存到檔案，再由verilog的
→ tkhan:test bench將檔案的資料讀進register後進行比對..