Re: 請問設計 IC 的tool及語法有哪些?

※ 引述《[e-mail] (我要攻陷電子學)》之銘言：
: ※ 引述《[e-mail] (h3)》之銘言：
: : as title .
: : 一般像是 max plus 可以轉成一些標準的 verilog 或是其他high level 的設計語法嗎?
: 最常用的語法是Verilog-XL(digital), Verilog-A(Analog), Spice(both)
: 這些是比較高階的，其中Verilog又比Spice高階

Verilog-XL跟NC-Verilog
應該是屬於simulator喔

與Verilog系列對應的還有VHDL
Verilog vs VHDL
Verilog-AMS vs VHDL-AMS

印象中VHDL-AMS已是IEEE standard
Verilog-AMS還不是
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│         ↘ Welcome to SimFarm BBS -- From : [140.115.71.162]             │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯