推 bobwang:雜質會影響空乏區的Dielectric constant,進而影響電容值 05/28 20:32
推 bobwang:SOI製成的其中一個目的就是降低傳統製成的寄生電容 05/28 20:50
→ bobwang:讓速度更快 降低功率消耗 05/28 20:54
不好意思小弟不才，想情問各位大大
一般我們知道P N JUNCTION 接連時會產生"空乏區"
當接上逆向偏壓時空乏區會隨著逆向偏壓變大而增大
這時候，如果將逆向偏壓增加使空乏區變寬到整個
P , N type半導體都變成空乏區時，此時電容是最小
（因為C正比於 1/空乏區寬度），此時無論在增加逆
向偏壓空乏區也不會變寬，電容也變成一最小值理論
上不會再改變。
小弟的問題是：
一、形成完全空乏有什麼優點（可以改善什麼特性），為什麼一般製作像SOI等元件時，
都會提到完全空乏？
二、請問雜質怎麼影響空乏區產生電容的？就我查到的是，雜質會造成晶格缺陷，進而使
得載子運動受到干擾而減速，單是我不清處跟電容有什麼關連呢？
拜託各位大大幫幫忙吧，找了幾本半導體元件跟 電子學都找不到，求求大大們幫幫
小弟吧 @_@"
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.59.76.86