※ 引述《nhalex (好人卡一張)》之銘言：
: 我們都知道vias的多寡會影響chip的performance.
: 請問一下是否有人知道via 再routing中所造成電路的delay如何模擬?
: 是否有相關的model可以計算?@@"或者是否有相關paper..?!
: 麻煩解答^^"" 謝謝
在線寬較小的製程中
via造成delay的問題主要來自於contact resistance
用模擬的方式意義並不大
因為不同的材料之間 甚至是同一個材料不同的沈積條件或回火條件
都會影響到via之contact resistance
一般來說解決的方式都是犧牲空間
多打幾個via contact來降低contact resistance
而contact resistance除了會增加RC delay外也會另晶片的power consumption
大幅增加
尤其在線寬較小的元件中
因為current較小 故RC衝放電所消耗的能量比例相對提高
所以一般會多打幾個contact hole來克服這樣的問題
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.194.12