[問題] 關於CMOS問題

[killer9619 (準新鮮人~什麼是大學勒?)]

  我是大一的新生 電機系裡面我覺得最困難的是數位邏輯

  每次老師有出作業 大家一定爆肝 三點還好 五點正常

  另外 不知為什麼 老師上課每堂都在趕課

  不是這裡你們自己看就是 隨便講講就跳過

  這次他說到CMOS表示法 也只有說把PUN串聯PDN就完工

  沒有說明原因

  就我知道的:CMOS=NMOS+PMOS



              Vdd
               │
               │
  input─┬──f
         │    ├──Vf
         └──f'
               │
               接地

Vf=1 if input=1

以直觀而言不難了解:f通 則f'關閉 使Vf暢通
                   f不通 f'通  Vf接地

我的問題是 為什麼不能直接以下面表示(這似乎是NMOS法)
               Vdd
                │
                ├Vff
                │
   input────f'
                │
                接地

Vf=1 if input=1

如果以法二表示此電路圖 成本不是節省一半?

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 59.104.81.69
推 NeoCPT:注意喔, 你的第二種接法, output 和 VDD 是 short 在一起的
→ NeoCPT:不管你input怎麼變, output永遠卡在Vdd
→ NeoCPT:你想問的應該是:為何inverter一定要由NMOS和PMOS構成
推 killer9619:嗯 我想我的問題應該是如此
推 NeoCPT:稍微研究一下voltage transfer curve, 應該就不難理解了
→ killer9619:但是圖二f'開通時 大部分的電流都會流向接地不是嗎
→ NeoCPT:inverter 把 input 拉到 VDD 和拉到 GND 的能力, 要相當
→ NeoCPT:如果是圖二的話, VDD和GND接通, 會爆炸吧 XD
→ NeoCPT:重點就是, 兩顆MOS同時導電的時間要縮到最小, 才會省電
→ NeoCPT:如果你將來學會hspice去模擬電路, 這些現象就會很好理解了
→ killer9619:受教 感謝你<_._> 我的想法還停留在高中 接地=忽略 XD
→ killer9619:我們是Quartus 是一樣的東西嗎
→ NeoCPT:加油喔, 你們很強了, 大一就在教這些...
→ NeoCPT:quartus 是模擬數位電路, hspice 模擬類比現象, 層級不同
推 NeoCPT:sorry前面有句手滑打錯了-> "output" 拉到 VDD 和拉到 GND
→ killer9619:了解 所以我們有題目有提到要加減PUN和PDN的長度
→ killer9619:使上下平衡
推 SILee:我比較想知道的是 為什麼logic design會講到這個 囧"
→ SILee:一般logic gate的實現是到電子學才會講吧
推 killer9619:這只是"提到" 不過老師說會考一題
→ killer9619:正如你說的 我對transistor的了解只有高中程度而以
→ killer9619:我覺得滿困難的 只知道P-type 和 N-type的差別
推 starsand:你的第二種接法上面還是要有mos當電阻這樣才對
推 starsand:而你的其他種邏輯閘像nand也可以藉此共用電阻達到省面積
→ starsand:的功效 可以思考看看