※ 引述《deathcustom (Schreier是大師)》之銘言：
: ※ 引述《killer9619 (準新鮮人~什麼是大學勒?)》之銘言：
: : 今天突然想到 如果我方法二
: : 在上端增加一條電阻R 和下方mos相當的電阻
: : Vdd
: : ｜
: : ︴R
: : input ─┼─Vf
: : │
: : GND
: : 是否可行 甚至達到節省成本之目的
: 這個電阻的加法應該是這樣
: method 1: Vm = Vdd/2
: Id = Vdd/2R = kn'(W/L)(Vdd/2 - Vth)^2 (1+lambda*Vth)/2
: ^^^^^^^^^^^^I = I_0*(1+lambda(Vds-Vov))
: solve
: R = Vdd/[kn'(W/L)(Vdd/2-Vth)^2(1+lambda*Vth)]
: method 2: max NMH
: first construct Vf-Vi function
: Id = (Vdd - Vf)/R = 0.5*kn'(W/L)(Vi - Vth)^2
: (忽略channel length modulation)
: Id = (Vdd - Vf)/R = kn'(W/L)[(Vi - Vth)Vf - 0.5Vf^2)
: find dVf/dVi = -1
: 找最大的NMH......
: 不過～～～幹嘛用這樣的電路，這個電阻真要作大概就是做到2k~5k這麼大吧
: 再大～～～可能就XDDD
真的是....
原po想的方法一點也沒錯, 這是很久以前的idea了
resistive-load inverter
但是這種做法通常不會用在現在的CMOS製程裡
在discrete電路裡比較適合
考慮電阻值的原因是
當你NMOS turn on時會有一個電流, 電流流過電阻後會產生一個跨壓
所以當NMOS on時, Vout = Vdd-IR
你要Vout 夠低, 就要去調整I或R
當NMOS off時, 就是斷路, Vout 自然就是Vdd~~~
樓上跟前一篇 算了那麼多, 真的不知道在講什麼
與其照著書上算一堆, 還不如多跑幾個模擬看behavior實際
至於為什麼用CMOS inverter
原因是N跟P的特性剛好相反, 所以一次只會turn on一個
NMOS on時PMOS就off, output只看到對地的一條通路, 反之亦然
優點是, steady state時沒有Vdd到Gnd的通路, 所以不耗電
這跟resistive-load不同
因為NMOS on時會有Vdd到Gnd的通路, 就有DC耗電
這又跟我上面提到的要調I R 相呼應
為了要省電 I小R就要大, 在CMOS裡製程裡畫大R不符經濟效益
所以較適合用在discrete電路
報告完畢! 其他circuit的特性以後慢慢體會吧...:>
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.75.196.94