推 NeoCPT:在這狀態下所有電流都算漏電流, 因為理想狀態不會有電流 12/02 13:16
我是一個電子的初學者(以前不是電子本科系)
最近老師要我用hspice觀察CMOS Inverter漏電流現象.
他是跟我說下.op的指令
假設vdd=1.8v(.18製成) vin=1.8v(Logic '1')
那觀察的漏電流指的是.op中PMOS操作在cutoff的id嗎?
(感覺是一個很笨的問題)...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.228.29.157
※ 編輯: kushaan 來自: 61.228.29.157 (12/02 05:38)