→ pow:看完應該就知道了 12/14 02:21
→ reiyo:其實我就是在看這篇paper...... 12/14 02:26
→ reiyo:他一直說biasing 但究竟如何biasing 我就一直搞不懂 Orz 12/14 02:27
最近一直在paper上看到這樣的字眼
而查google時 大都只說
Unlike multi-Vth techniques, gate-length biasing requires no additional
masks and may be performed at any stage in the design process.
感覺起來字面上的biasing 好像不是靠偏壓造成的
是指製程上故意製造出來有不同channel-length的電晶體嗎？
那是利用drain和source的dopant濃度不同所致嗎？
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.75.166