看板 Electronics 關於我們 聯絡資訊
RT應該是required time,AT=arrival time setup time指的是要進入Flop的資料必須在clock edge多久準備好 (也就是不能再變動了) hold time就是在clock edge之後一段時間資料不能變動 通常討論setup time的話是指即將要進來的資料 所以要從資料的源頭加上最遭的delay看會不會來不及到達 所以是min(RT)-max(AT) 而hold time是討論前一個資料 而前一個資料消失的直接原因就是下一個資料來了 所以最糟的情況下下一個資料來的快,而clock edge來的慢 min(AT)-max(RT) 剩下的自己畫畫timing chart就會懂了 ※ 引述《bw51 (路人甲)》之銘言: : 定義是這樣寫的,不過不是很懂!!請高手幫忙解答一下 : setup time:edge trigger前data必須穩定的時間 : hold time:edge trigger後資料必須穩定的時間 : 能有更清楚的說法嗎? : 那不滿足setup是edge trigger後資料還沒到reg input端,或data已經到了還沒 : edge trigger,是這個意思嗎?為什麼setup time要考慮向前偏斜,用最大的延遲來查 : setup time?? : 那不滿足hold time是edge trigger後data還沒從reg output傳出,或data先傳出 : 還未edge trigger,市這樣嗎? : 為什麼hold time要考慮向後偏斜?用最小延遲檢查hold time?? : 為什麼對setup 驗證是RT-AT=SLACK,對hold time是AT-RT : 分析AT從primary input 到 reg input時 input delay+gate delay+interconnect delay : 分析RT Dclk+Dsource+Dnet-Dsetup-Duncertainty,為什麼是減setup uncertainty : 而不是加 : 分析reg到primary output RT時是 Dclk-output delay 為啥不是加?? : 這是我看書的遺問,可能是蠢問題,希望能幫我回答,謝謝!!!!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.228.243.145 ※ 編輯: invalid 來自: 61.228.243.145 (03/22 11:29)