看板 Electronics 關於我們 聯絡資訊
※ 引述《kobe0820 (***野狼先生***)》之銘言: : 請問一下 : 關於迴轉率的定義是 : 電壓的變化與時間無關嗎 : 那高迴轉率的IC又會有什麼特性跟設計上的益處呢? Slew rate 主要是要測試OPA的輸出延遲率 前提是將OP接成Unit Gain, 輸入端給定一個脈波(通常都用方波 比較好觀察延遲情形) http://img380.imageshack.us/img380/5190/slewrate40settlingtimepd6.png
以上圖來看 輸入端給一個方波 輸出端波形有延遲 輸出波形上升至與輸入方波第一個交點 所延遲的時間與電壓變化 是V/s 所以SR是跟時間有關的 高SR就是說他的輸出延遲時間非常短 可以符合high speed circuit的特性 或是OP他吃的電壓很高(不過最高也只有飽和電壓) <=此項就不考慮了 SR低的話 遇到需要很多OP的大電路 delay time累積起來非常可觀 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.124.71.22
chenchenkuo:請問按照你圖的case,input也定電壓也可觀察這現象嗎 04/04 21:45
chenchenkuo:一般都是給方波,只是給個定電壓他也會出現damping嗎/ 04/04 21:49
kobetwo:也是會的 不過要跑看看 04/04 22:07
rickhsu:會不會damping是小訊號的事 04/04 22:53
rickhsu:slew rate是看斜率沒變化的那一段 04/04 22:54
chenchenkuo:我的意思是想觀察SR & damping,只灌DC input 合理嗎? 04/06 10:07
chenchenkuo:書上的推導都是灌pulse來做說明的 04/06 10:08
rickhsu:我沒特別看原post的圖..剛剛看了..那不是一個上升緣嗎? 04/07 21:32
rickhsu:當然啦..標準還會弄一個下降緣... 04/07 21:32
rickhsu:若從頭到尾都是dc當然看不到. 04/07 21:34
rickhsu:再提供一個.hspice的時間軸第一個上升或下降緣不要相信. 04/07 21:35
rickhsu:對了..我講的可能不夠精確... 04/07 21:36
rickhsu:修正為非水平但是斜率為固定的上升或下降緣的那一段. 04/07 21:37
chenchenkuo:感謝樓上,我也覺得給DC很怪,可學弟他說這樣才看的出 04/09 10:14
chenchenkuo:damping現象,還是因為我們是看整個積分器而不只有OP 04/09 10:15