您說得沒錯
我的ADC也才12 bit而已 如果使用32 bit width
還要多做一項資料轉換的步驟
小弟不才 想請問"先把實數轉換成定點的運算 還可以評估filter的效能"
實務上應該要怎麼做？也是使用matlab嗎？
因為我前文所指的實數 也是matlab轉hdl才產生的
如果有其他工具可以實現filter的hdl那就再好不過
※ 引述《acelp (未來，一直來一直來)》之銘言：
: 標題: Re: [問題] FPGA做數位filter
: 時間: Mon Apr 30 22:18:18 2007
:
: 你可以先把實數轉換成定點的運算 還可以評估filter的效能
: 這樣再用matlab直接轉hdl時會簡單許多
: 不過缺點是matlab轉hdl一向效能都不太好
: --
: 實數只是理論值 在現實應用沒有實數的價值
: 當你都要implement了 還用32 bit width?
: ※ 引述《aaytc (aaytc)》之銘言：
: : 我最近想要用Altera 的FPGA做數位濾波器
: : 先將類比訊號輸入ADC 再將ADC輸出送進FPGA
: : 以上這些都已經沒問題了
: : 原本我想使用MATLAB產生的濾波器code直接跟我原本的verilog code結合在一起
: : 但是QuartusII不支援實數運算（MATLAB所產生的code演算法中有實數）
: : 想請問版上的高手有沒有什麼好建議？或是有人做過類似的應用?
:
: --
: ※ 發信站: 批踢踢實業坊(ptt.cc)
: ◆ From: 220.133.134.198
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.109.103.226