※ 引述《tjlo (小羅)》之銘言：
: ※ 引述《proach (p.roach)》之銘言：
: : ~~~~~~~~~~~~~~
: : please define this question clearly:
: : what is "good", and to whom?
: : to transmitter? or to receiver chip?
: : I think you both are correct, but with different view points.
: 對了 您說到他當時提到的重點了, 謝謝您喚醒我的記憶^^
: 他所強調的應該是兩個硬體整合之下, setup time, hold time何者愈長愈好!
: 有提到類似兩個chip, 一個transmitter, 一個receiver, 如果setup time愈長(不
: 是很確定他說的是不是setup time, 事隔已久@.@), 則可以使其中之一的timing有更
: 大的彈性, 也就是說兩個chip能work的條件更寬裕
: 我想對於
: transmitter: hold time 愈長越好
: receiver: setup time 愈長越好
: 不知道這樣說是否正確, 又陷入苦惱~.~
你對setup time跟hold time的定義可能跟一般人不一樣喔
我學的是：setup time跟hold time都是一個定值
假設有一個flip flop的setup time是150ps hold time是100ps
就算你的data edge發生在clock edge前1ns
setup time還是150ps
不過可說他滿足setup time criteria
就算你的data保持到clockedge後2ns
hold time還是100ps
不過可說他滿足hold time criteria
你的定義應該是
Tsetup = T_clk_edge - T_data_edge
Thold = T_data_edge_again - T_clk_edge
照你的定義
當然Tsetup越長越好
因為就等同於把clk period拉長
至於有版友提到Thold長對receiver好
這我就不清楚是什麼意思了
一樣把clk period拉長嗎
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 68.214.237.132