作者cpt (post blue)
看板Electronics
標題Re: [問題] HSPICE模擬速度
時間Sat Jun 23 06:49:59 2007
※ 引述《kobeeight (流浪台北的台南人)》之銘言:
: 請問使用HSPICE模擬電路時
: .tran 0.01n 15000n
: 在上面這一行 0.01n的值會否影響模擬速度
: 改為較大的值 如1n, 10n 是否會比較快呢?
: 謝謝大家解答了
前篇推文中 pow 大大已經把重點提出來了
hspice 的 transient 核心, 有內建的 time step
而且還不是定值, 會根據每個 iteration 算出來的波形
作 numerical integration 求 error
(常常會設定到的 method: gear/trapezoidal 就是在設定這個 integration method)
如果 error 大於一個臨界值, 就會把 time step 減半重跑
這也就是為何有時會出現 "internal time step too small" 這個錯誤訊息
這表示不管 time step 怎麼減小, error 都太大 -> non-convergence
反之, 如果 error 夠小了, 下一個 iteration 就會把 time step 加大
這樣如果碰到 ac 頻率變低的情形, 才不會浪費太多時間龜在那裡
上面這些都跟 .tran 設定的 time step 無關
.tran 的 time step 只是指定最後 plot 出來的波形解析度如何罷了
要控制模擬速度/精確度, 就得用 .option 修改參數
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 128.237.235.2
※ 編輯: cpt 來自: 128.237.235.2 (06/23 06:51)
推 pow:我查了MANUAL 其實.tran的time step還是有列入系統設定 06/23 19:43
→ pow:internal timestep的參考 不過影響不大 06/23 19:44
→ pow:真正影響最大的是voltage tolerance跟current tolerence 06/23 19:44
→ pow:還有限定maximum step (不允許內差) 06/23 19:45