推 thola:謝謝回答 07/31 06:48
※ 引述《thola (123)》之銘言：
: 最近碰到一個小問題,
: 一般的op電路中, 加上common mode feedback 後,
: common mode feedback 對於 DC offset voltage 將是會有什麼影響?
: 因為最近模擬了一下,
: common mode feedback "似乎"會降低 DC offset voltage
: 理由何在? 有點不太清楚.........
: 不曉得有沒有人可以解答一下......thx
vos一定是會降低的啊
因為你會去定義一個Vcm
然後藉由電容的電荷分配
把Voutcm跟Vcm做比較
然後盡量把Voutcm拉到Vcm
不過就算如此
在原始設計上，還是不能讓Voutcm飄離Vcm太多
要不然CMFB完會有distortion
--
╭ █◣◢█ ╮ ╭ ███◣╮ ╭═══╮ ╭═════╮ ╭═════╮
║ ████ ╰══╯ █ ◥█╰══╯◢ ☆ ╰═╯ ◢▌ ◢╰══╯ ║
║ ████ ◢◢◣ █◣ █ ◢█◣ █ ◢ ◢█◣ ██◣ █ ◢█◣ ╴ ║
˙ █◥◤█ █◤ ███◤ █◢◤ █ █ █◢█ █▌█ █ █◢◤☆ ￣ρ▄ ║
║ ◥ ◤ █ ● █◥█◣ ◥█◤ █ ◤ ◥◤◥ ◥█◤ █ ◥█◤ ╰〈╭▄﹀║
╰New York Yankees═ ◤ ════ #40 ◤ Chien-Ming Wang═◤═══ψTheAnswer3╯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.47