作者elf326 (小小)
看板Electronics
標題[問題] 關於CMOS電晶體的臨界電壓
時間Mon Sep 3 16:57:24 2007
最近使用到台積電的0.18um製程,看技術文件時發現,通道寬度(w)為1.6um時比通道寬度
為2.2um時的臨界電壓(vt)來的低
電晶體不是有窄通道效應嗎?較窄的通道寬度其臨界電壓不是會相對的比較高...
還是我觀念搞混了?! 麻煩各位大大了 謝謝 ^^"
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.170.118.61
推 weichingman:你說的那個效應..應該是只第三維度所引起的... 09/12 22:29
→ weichingman:也就是元件的深度(長、寬、深) 09/12 22:29