作者bakerly (bakerly)
站內Electronics
標題Re: [問題] verilog關於memory compile
時間Mon Sep 3 19:05:00 2007
※ 引述《sasako (smile~^^)》之銘言:
: ◆ From: 220.132.144.169
: 推 luckyBF:chip_enable ?? 09/03 17:32
: 那在請問一下
: 這條線應該是active low..
: 我應該是只有在對memory access時,才會設成0
: 其他都是1
: 這樣對嗎???
: 因為我以前不知道這是幹嘛的,都直接assign給他0..
照常見的命名法則
CEn應該是low active, CE才會是high actice,
如果你bus上只有一個memory而且又不考慮power consumption
的話一直給他接定值沒差
如果bus上有超過一個的memory時
就要靠他來active 你真正要用的memory
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
推 sasako:謝謝 完全了解了.. 09/03 19:10
→ sasako:不過保險起見 還是請你看一下我的想法 09/03 19:10
→ sasako:你的意思是不是要是bus上有10個memory 09/03 19:12
→ sasako:我要access第二個 就把第二個memory cen=0 其他memory的 09/03 19:12
→ sasako:cen=1?? 09/03 19:12
推 Aragom:yes 09/04 02:33