[問題] 有關OP設計

[ppjay (藍天白雲~~)]

我在設計一個Folded-cascode的op
因為輸出電壓的range要放到最大..所以在輸出
端加了一個push-pull的output buffer..但是
也導致了phase margin變差了..所以在buffer
的輸入與輸出間多加一個Cc補償..但是我的電容
值已經加到10pf了.卻不見有明顯的改善..

想請問各位是不是還有其他方式讓stability
更好..譬如說改變幾顆mos的size..謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 123.195.47.4
推 kk123:再加一顆 R 拉 phase
→ kk123:也就是在Cc那串一顆R
推 ppjay:這R的value都怎麼設阿
推 yderee:如果是class B output stage,穩態時output stagMOS是關掉的
→ yderee:這樣模擬出來的頻率響應一點意義都沒有
推 ppjay:我的output stage是上P下構成的inverter buffer..因為我要
→ ppjay:推電阻負載..所以必需在OP輸出級加一buffer..讓gain不至於
→ ppjay:跑掉..
→ yderee:是阿,這不就是classB,除非supply很低
→ yderee:要不然一邊定在triode,這樣模擬頻率響應無意義
→ yderee:classB輸出級的穩定度模擬需要別的方法
→ yderee:建議可以改成classAB,用classAB穩定度表現比classB好
→ yderee:classB大部份用在drive大負載
→ yderee:當鎖定時讓上下P與N MOS 關掉來省大電流
→ yderee:鎖定時也就是無須push-pull,不需要充放電,用電容厚住電壓
→ yderee:所以你並無設計讓classB在穩態時關掉輸出級來節省電流
→ yderee:那就不要用classB,用classAB比較好,只是需要多bias輸出級
→ ilovecatch:是要做lcd driver 用的嗎y