批踢踢實業坊
›
看板
Electronics
關於我們
聯絡資訊
返回看板
作者
peter921 (PP)
站內
Electronics
標題
Re: [問題] verilog 程式問題...
時間
Mon Oct 29 07:49:14 2007
囧.... 我還是找不到問題.... 但是我發現了...好像不是程式碼的問題.... 我sim我之前寫的練習... 一樣會跑出...# ** Error: (vsim-3601) Iteration limit reached at time 0 ns. 所以不知道是不小心設定到啥了.... 所以想問一下有沒有什麼設定沒設定好的話會出現這個訊習的?? 還是先謝謝大家了 --
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.104.159.249