作者sasako (微笑待人)
站內Electronics
標題Re: [問題] 請問verilog的問題
時間Wed Nov 28 23:52:59 2007
※ 引述《motor447 (motor447)》之銘言:
: ※ 引述《peterstun (彼得)》之銘言:
: : 1. 宣告一個輸入 00 01 10 11
: : 是要打 input[1:0]ss 嗎?
: : 2. 有兩串4bit的字元A,B
: : 要怎麼去求A和B中1的個數?
: : 謝謝
: 如果你可以等 4 個 clock 後才知道結果,
: 用 shift register 加 counter 就可以,
: 4 次 shift, 有發現 1 就將 counter 加 1
: 如果你必須在 1 個 clock 以內得到結果,
: 那就必須用 case / endcase 來作
宣告temp1 , temp2 size=3bit
反正最多就加到4
直接assign
temp1 = A[3] + A[2] + A[1] + A[0]
因為是1bit的連加,時間應該會很短,經驗是小於5ns吧..
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.25.119
推 deathcustom:Full Custom Design的話......大概1ns XD 11/29 02:08
→ colinshih:為何如此麻煩? 列出truth table 合成又小又快,1ns還太長 11/30 23:35