Re: [問題] 請問有ARM+FPGA實驗板而不是擴充的？

[acelp (未來，一直來一直來)]

        我的疑問就在於  用高階的產品virtex4以上  LX80以上一顆都多大顆
        裡頭的數位邏輯怎麼可能多簡單
        好吧  就算有硬體乘法器又怎樣...
        10 tap FIR  用10bit的準確度合成  clock rate我相信硬生生就被壓下去了
        幾百M?  能跑個100多M都偷笑了

        我也不知道一顆65nm的FPGA強調他IO有多快是有什麼意義?
        真的有人用高階的FPGA IO需要跑到這麼高的clock rate?
※ 引述《motor447 (motor447)》之銘言：
: 高階的產品都內含硬體乘法器,
: 有的還有硬體的 Gigabit Ethernet MAC, 硬體 PLL,
: 400MHz 以上不是問題!
: 數位邏輯只要跑 io 的 1/8 或 1/32 即可,
: io 區塊都有內含 SerDes,
: 介面是 io speed 的 1/8 或 1/32
: ※ 引述《acelp (未來，一直來一直來)》之銘言：
: :         想io這麼快大概都是高階的產品吧?  可是高階產品數位邏輯可以跑上1G嗎?
: :         來幾個加法乘法能上一百多M就差不多了
: :         看多一些產品FPGA跑不太動都降速在跑

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 220.133.134.198
推 MasterChang:射頻都到GHz...
→ acelp:RF front end都會降到IF  IF大概都低於100M了...
推 pow:有在開發RAM或者其他I/O電路的人（用到SerDes）
→ pow:會用到RocketIO
推 pow:這裡的RocketIO就是Vertex裡面IO block的名稱
→ pow:我記得Vertex3跟5裡面的RocketIO速度好像是一樣快
→ pow:差別是power不一樣  .13跟65nm的差別
→ pow:事實上我覺得IO速度再快都會有人用到
→ pow:不過我有聽說Xilinx的manual很難讀   亂寫一通
→ pow:我個人只有看過RocketIO的部分  的確是亂寫一通
→ pow:大學的報告如果寫成那樣一定只能拿30分
→ motor447:沒有virtex-3這種東西,只有virtex-2/4/5