看板 Electronics 關於我們 聯絡資訊
※ 引述《dododog1983 (╮(′~‵〞)╭)》之銘言: : **error** (e:\abc\trace2.sp:12) difficulty in reading input : 這是代表那裡出了問題呢? : 能否給點建議? : 謝謝 : http://www.mediafire.com/?6s1xtosvgb6 : 麻煩一下囉 這是.SP檔 嗯嗯 還有幾個問題 1. 其實這是從ads轉出來的...不用pspice的原因是我的元件重覆太多 pspice好像不會自動重新命名?? 還是有方法可以讓它自動重新命名? 2. 再來就是ads 模擬暫態時..出現下面這個error internal timestep too small in transient analysis ads可以改變它的收斂性嗎?? ~~感謝~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.167.28
pow:不收斂的原因有很多種 可能是accuracy訂太高 01/22 02:39
pow:那就要改runlvl(新版才有)或者其他設定 01/22 02:39
pow:有時候是因為有兩個ideal element同時drive一個node 01/22 02:40
pow:而那個node有conflict 這樣子就算改accuracy也沒用 01/22 02:40
pow:第二個狀況 在套用veriloga或者model其他原件時最會發生 01/22 02:41