[問題] SRAM的6T_cell

[bb7 (沒有暱稱)]

   想請益一下,再用HSPICE模擬SRAM的6-T cell時候

   有三個port分別是adress line,bitline與bitlinebar,

   在建立symbol的時候,input signal為adress line,

   那bitline與bitlinebar算是輸出嗎?


   另外就是在precharge部分的bitline與bitlinebar,也是想問在建立symbol時

   是算輸出還是輸入呢?

   我有點搞昏頭了... 還請各位大師可以指導一下....謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.114.209.31
推 saul1210:BL是輸出沒錯，日本人常把BL叫data line
→ bb7:恩恩,了解,謝謝