→ yuleen123:TA2 = A1A0, TA1 = A0, TA0 = Vdd, Y = (A2A0)bar 07/02 23:58
→ yuleen123:clear 接 A2A0 07/02 23:59
→ xuwei:感恩~ 07/03 00:30
目前 next output
A2 A1 A0 A2 A1 A0 Y
0 0 0 0 0 1 1
0 0 1 0 1 0 1
0 1 0 0 1 1 1
0 1 1 1 0 0 1
1 0 0 1 0 1 1
1 0 1 0 0 0 0
clock是一個duty cycle 60%的方波
請問要怎麼設計
我的設計是用TFF
TA2=A0(A1+A2)
TA1=A2barA1
TA0=VDD
Y =A2bar+A0bar
自己組了一下電路 發現跑不出來結果
(我用有Clear功能的JK 把JK連起來變成TFF)
請問有人知道錯在哪裡嗎?(是不是duty cycle一定要50%嗎?) 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 124.8.61.94