1. nmos 操作於saturation 時 , vds1 < vds2
何者 channel length modulation 影響大 ?
2. 輸出端 CL 串接額外電阻 R 的話, 可以使輸出震盪現在變小
從 time domain 上從何解釋 ?
3.一般的邏輯電路 , 把 nmos 接到上面 , pmos 接至下面這樣可以嗎
比方 Y=AB 的話 , 上面 nmos 串聯 , 下面 pmos 並聯
感謝各位
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.171.148.88