推 TroyLee:甚麼語言阿 @@ VHDL ? 10/14 22:02
→ mepass:是啊 10/14 22:11
我看書上是寫
標籤名稱： for 迴路識別字 in 開始值 to 結束值 generate
元件名稱： port map();
請問上述的元件名稱跟我的架構有什麼關係嗎
是不是隨便取就好 還是有什麼限制呢
謝謝回答
--
じゃあ始めるよ、
竜宮レナ、一世一代の頑張り物語を！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.116.172.156