推 juc:我之前也搞不清楚 不過照你講義的說法 Cgd等於形成一個回授路 11/09 21:24
→ juc:徑 回授系統若是phase shift太多 會有overshoot的現象 可以 11/09 21:27
→ juc:這樣說嗎? 有待高人指點 11/09 21:28
推 Williamette:因為mos的gate到drain之間有Cgd電容 11/09 22:36
→ Williamette:所以輸入端(gate)的step input會透過電容couple到 11/09 22:37
→ Williamette:輸出端(drain) 11/09 22:37
→ pdaer:如果是以Cgd充放電的觀點來說呢?不知道有沒有辦法解釋? 11/09 22:53
推 horsemelon:我覺得是因為Cgd造成系統回授所致 11/09 23:50
→ horsemelon:你可以在輸出端掛個大電容loading 就不會有這種現象 11/09 23:51
→ horsemelon:理論就跟你製造一個低極點 讓PM上升 11/09 23:51
→ horsemelon:所以就比較不會有damping的現象 11/09 23:51
→ horsemelon:是類似的道理...應該啦...... 11/09 23:53
推 Williamette:加大電容是讓couple過去的量減少 因為Cgd跟CL會串聯 11/10 04:33
→ Williamette:變成voltage divider 11/10 04:33
推 horsemelon:你的說法是time domain 我用freq domain去解釋 11/10 11:04
→ horsemelon:其實意思是一樣的啦~~只是著眼點不同而已 11/10 11:04