Re: [問題] 請問MOS數位邏輯電路的問題

[deathcustom ()]

※ 引述《Shiva (Shiva)》之銘言：
: smith電子學10.3節的判斷方法應該是只適用於PMOS的Source接1，NMOS的Source接0吧？
: 用duality特性來設計很快
: 但如果不是那樣的情況(ex.下面的圖)，而是PUN和PDN無duality特性
: 這樣是不是應該用真值表來看呢？
: 下面三個example，麻煩大家幫我看一下推論有沒有錯
: 還有高阻抗態該怎麼表示呢？
: 感謝!
: ex.
:              1
:             │
:          │─
:  A ─○││
:          │─
:             │
:             │── Y
:             │
:          │─
:   B  ─││
:          │─
:             │
:              0
: 當A:0  B:0 → PMOS on , NMOS off → Y 充電到1
:     1    1         off       on     Y 放電到0
:     0    1         on        on     要看kp和kn的大小來判斷Y是充電或放電
:     1    0         off       off    Y 是高阻抗態
: 假設kn>kp，所以A:0  B:1 時  Y放電到0
: 由卡諾圖：
:  ─────
: │B\A│0│1│    請問高阻抗態時要怎麼在圖上列？
:  ─────      Y的式子要如何寫呢？
: │0  │1│?│
:  ─────
: │1  │0│0│
:  ─────
這邊基本上沒錯，但是高阻抗一般用Z，未定值一般用X

: ex.
:              0
:             │
:          │─
:  A ─○││
:          │─
:             │
:             │── Y
:             │
:          │─
:   B  ─││
:          │─
:             │
:              1
: 當A:0  B:0 → PMOS on , NMOS off → Y 放電到0 (MOS的Drain和Source可以互換)
:     1    1         off       on     Y 充電到1 (MOS的Drain和Source可以互換)
:     0    1         on        on     要看kp和kn的大小來判斷Y是充電或放電
:     1    0         off       off    Y 是高阻抗態
: 假設kn>kp，所以A:0  B:1 時  Y充電到1
這裡應該沒錯
（但是kn>kp會充電到1這點有問題，基本上這種狀況就是X，
因為實際上不會到1，會在中間某點）
:  ─────
: │B\A│0│1│    同上面的問題
:  ─────      請問高阻抗態時要怎麼在圖上列？
: │0  │0│?│    Y的式子要如何寫呢？
:  ─────
: │1  │1│1│
:  ─────
: ex.
:              B'
:             │
:          │─
:  A ─○││
:          │─
:             │
:             │── Y
:             │
:          │─
:   B  ─││
:          │─
:             │
:              A'
: 當A:0  B:0 → PMOS on , NMOS off → Y 充電到1
:     1    1         off       on     Y 放電到0
:     0    1         on        on     要看kp和kn的大小來判斷Y是充電或放電
:     1    0         off       off    Y 是高阻抗態
: 假設kn>kp，所以A:0  B:1 時  Y充電到1
:  ─────
: │B\A│0│1│    同樣的問題
:  ─────      請問高阻抗態時要怎麼在圖上列？
: │0  │1│?│    Y的式子要如何寫呢？
:  ─────
: │1  │1│0│
:  ─────
這個式子很詭異，正常電路絕對不會這樣接（這樣是自己找死）

除非確定A/B不會不同，要不然這個的output是鬼
: 最後還有個問題就是..
: 我看94年中興電機考的一個題目
: 考古題解答寫了一個化簡
:              C
:             │
:          │─                             C
:  A ─○││   kp                         │
:          │─                         │─
:             │       →     A+B ─○││   kp/2
:             │                        │─
:          │─                            │
:  B ─○││   kp                          Y
:          │─
:             │
:              Y
:                  Y
:                 │
:              ────                                 Y
:             │      │                               │
:          │─        ─│                         │─
:    A ─││  kn     kn ││─B      →    A+B ─││  2kn
:          │─        ─│                         │─
:             │      │                               │
:              ────                                D
:                 │
:                  D
: 請問為什麼可以這樣化簡呢？
這個解答化簡說的不清不楚

會給看的人誤導

A+B的部分指的是他的邏輯表示式

kp/2  則是因為你兩個MOS串連自然的結果（如果導通時，等效k=kp）

至於2kn這點我很不以為然

那是在A跟B都是1的時候，他的等效k才是2kn

這在算delay上面是很重要的

對同樣的邏輯閘，每一種不同的input都會有相對應的tp
: 那是不是可以推廣成以下：
:              C
:             │
:          │─                             C
:    A ─││   kn                         │
:          │─                         │─
:             │       →     A*B ─○││   kn/2
:             │                        │─
:          │─                            │
:    B ─││   kn                          Y
:          │─
:             │
:              Y
:                    Y
:                   │
:                ────                                     Y
:               │      │                                   │
:            │─        ─│                             │─
:    A ─○││  kp     kp │○│─B        →  A*B ─○││  2kp
:            │─        ─│                             │─
:               │      │                                   │
:                ────                                     D
:                   │
:                    D

要這樣想實在不太好，雖然考試時這樣想很快

但是建議把數位邏輯為啥會那樣，電流流經哪些MOS

哪些導通哪些斷路弄通透

（一知半解總是不好的，他為啥要寫2kn,kp/2你要弄懂）

基本上對於串連的等效k我認同（差不多就是那樣，可以自己去導出公式）

但是對於並連的等效k我非常不贊同

--
         ◢  υ◣ 老伴啊，我們的孩子孵不出來耶… 、〝◢    ◣   嗚…我沒問題啊！
        ◢◣◢˙ ◣   你到底吃了什麼？          ((◢ ﹊﹊﹊ ◥╯  是台灣的問題…
     ◢◤ ◥ ◥ ◤ ╯                          〃◢◤◢◢◤◤◣◣               
    ◢◤◤ ╱◥        ◣     ●●●      ◢      〃 ◤ ▌◣◥◣◣              
◢▆ ◥◤ ╯  ◤   ◢ ◥#####●●●●######◤  ◥     ◥     ◥   ▆◣          
▂▃▁￡▃￡▁▂▃◥▁◣ ◣#############◢ ◢▁◣▂▁▃▁η▂η▁▃▁ ψcafelife

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 122.116.95.114
推 Shiva:喔!!感謝板大，好詳細的解說!
→ Shiva:再請問一下高阻抗態指的是輸出狀態不變吧(因為沒電流過去)？
→ Shiva:那麼在卡諾圖上，要寫出式子時，Z不用圈起來囉？
→ Shiva:還有第二個ex  如果kn>>kp，輸出是不是也有可能到達1的範圍?
→ Shiva:就像pseudo-nmos，選kn>kp，當Vi=1時，Vo可以到0
推 CompileUltra:ex2. 我覺得就是一個未定的x AB都off 怎麼可能確定會
→ CompileUltra:到1呢? S大說的pseudo的狀況是P,NMOS同時開 那當然kn
→ CompileUltra:大所以勝囉~