[問題] 比較器設計

[srandom (hello, world)]

我想要設計一個在 1ns 之內可以判別出來大約 1.5mV 的比較器

是採用 pre-amp 加上 latch

我知道 pre-amp 是把 輸入訊號稍微放大讓 latch 能夠快速比出

並且能隔絕kickback noise gain 大約在 4~10

但是 latch 有沒有一個設計的流程或大概的想法呢

(例如說 W or L 怎麼設計 ?)

我知道像 OP 可以由規格推出偏壓電流、補償電容等

latch 設計有沒有類似像這樣的一個過程呢 ?

因為我之前都是用亂調出來的，也不知道如果想要再讓latch速度更快一點

該怎麼調 size

謝謝~

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 59.104.252.151
推 pow:等我明年paper寫出來你就知道了 :p
推 pinns:XD..pow大強者.paper會公開吧.