作者spiderman007 (千里之外)
看板Electronics
標題[問題] 有關T_phl的問題????
時間Wed Dec 10 17:53:24 2008
如圖:
http://www.wretch.cc/album/show.php?i=iloveher210&b=6&f=1373688083&p=14
原文:
when (VA,VB) is equal to (1,1),the Tphl from VC to ZN
is less than (VA,VB) = (0,1) or (1,0)。
有人能解釋這句話的意思嗎?? 我大致懂...希望清楚的解釋一下...
我用hspice去跑...卻跑不出相同的結果...
我用.35um 的model去模擬,vc 給他一個0.65 ns的時脈
分別看va vb =(1, 1) 、(0, 1)、 (1,0)的情況....
最後用.meas 量zn 的rise =2 至 rise=3的時間...
參考paper上的模擬結果顯示
control Tphl + Tplh
(va,vb)=(0,0) 0.65ns
(va,vb)=(0,1) 0.58ns
(va,vb)=(1,0) 0.45ns
(va,vb)=(1,1) 0.49ns
有人能解釋說為什麼不同的控制訊號,卻有不同的傳輸時間的原理嗎???
還有我的hpisce模擬的方式正確嗎???
謝謝...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.25.98.107
推 pow:Tphl from VC to ZN 是 從high到low的propagation delay 12/11 01:18
→ pow:你量的是...? 12/11 01:18