[問題] 類比電路 問題

[garyk (開學勒..)]

最近要設計一個

Rail to Rail OTA

不知道有沒有大大設計過

能幫助我 或者提供我資料

或者能告訴我怎麼設計


因為我再設計時

不能把所有電晶體 調進去飽和

不知道有沒有大大能幫我

電路圖如下

http://www.wretch.cc/album/show.php?i=garyk0204&b=1&f=1935898095&p=0


謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 118.160.198.62
推 UBL:調飽和是需要天份和運氣的
→ UBL:左半邊只是偏壓電路 先不用管 調好第一級在調輸出級
推 circularssk:左邊和右邊應該有current matching觀念