※ 引述《jfsu (die)》之銘言:
: 原po的問題,我看的不是很懂。取代?
: 不管製程大小,我們希望bulk與source是等電位,以減小body effect與latch-up
: 所以會接一起,然後接到VDD(PMOS)或GND(NMOS)。
: guard ring是圍在元件外部,除非是因為繞線問題,否則我們都會希望打滿cont,
: 減少noise 藕合到元件。
不好意思,我可能沒有很清楚的描述我的疑惑。
一般來講,考慮到基板效應的影響。我們的確是希望Bulk與Source為同等電位,
以消除Latch-up或減小body effect的影響,可是在於Cascode的架構來說:
即使是Bulk端共接於Gnd or Vdd,但因為Cascode架構的關係(以nmos來探討)
Mos的Source端電位差並不等於Bulk端,使得Vsb變大而導致我們的Vth也隨之變大。
所以才會有所謂的改良型Bulk端直接接到Source端,以求同等電位。
這時我就有了疑惑,
的確這樣可以使我們的Bulk端與Source端同等電位,這是改善過後的優點,
可是我的疑問是說,不會有隨之新發生的缺點?
以Layout的角度來講,通常Guard ring 為圍在Mos元件周圍,然後接到Vdd(Pmos)
與Gnd(Nmos)上,因為從電源端輸入的雜訊比最為乾淨,一來可以減少Noise對元件Mos
的影響、二來在於說Cont打滿可以減少電路的寄生電阻。
那如果以改良型的電路來看,當我把Bulk端接至Source端上。
在Layout的編排中,在元件Mos外層圍繞一層Guard ring然後與Source端共接,
此時的我疑惑的是:
如果是這樣的話,Guard ring因為不是打上Vdd or Gnd而是純粹與Source端共接,
這樣的話我依舊可以達到減少Noise對元件Mos的影響嗎?
(因為這時從Bulk端看進去的雜訊比並不像從電源端看進去那麼乾淨)
不好意思,不知道這樣解釋夠不夠清楚,這個問題困擾我很久了。
感謝這位板大不吝嗇教導....:)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 120.96.54.183