[問題] 什麼是Clock tree

[M9407120 (妖)]

個人先敘述自己了解的
使用FPGA來設計電路時，可以使用PLL來將其時脈倍頻~
並可使用暫存器或邏輯電路來做除頻的動作，以便分給其他IC使用~
那之中Clock tree~
與直接使用FPGA倍頻，之後再用暫存器或邏輯電路除頻的方式有何不同呢?

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.118.207.57
推 TroyLee:Clock Tree 是把 Clock Source 分配到每個 Sink 讓它的
→ TroyLee:Skew minimize
→ bakerly:一般的邏輯閘fan out都有上限﹐一推20就可能會推不上去拉
→ bakerly:不下來，clock訊號動輒幾千幾萬個，所以需要長tree,1推10
→ bakerly:每個再推10個.就像樹狀圖一樣，這就是clock tree
→ M9407120:感謝回答