作者kevin0911lin (kevin)
看板Electronics
標題Re: 有關fpga問題
時間Thu Jul 9 23:08:53 2009
加個else就可以了,組合電路要有default值,
ex.
else
Out = A;
※ 引述《mogimnum (muwahahahaha)》之銘言:
: code
: ///////////////////
: module (A, B, C, a, b, c, OUT)
: input A, B, C, a, b, c;
: output OUT;
: always @ ( A, B, C, a, b, c )
: if (a)
: OUT = A;
: else if (b)
: OUT = B;
: else if (c)
: OUT = C;
: endmodule
: 請問我這樣寫一個 latch 會有什麼問題嗎
: 我用xlinx轉出來的 latch 很怪
: 我是希望當沒有條件符合時
: OUT可以keep原本的質
: 但xlinx好像不行
: 這樣寫是不是有問題
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.136.220.209
推 mogimnum:可是這樣合出來就變mux了 07/11 03:23
推 waynedollars:如果把每個if加個else 然後OUT <= OUT呢 07/11 05:00