看板 Electronics 關於我們 聯絡資訊
TSMC ESD PAD在LVS使用FLAT去跑可以得到笑臉 但是在RVE左方欄會出現ERROR如下 SOFTCHK DATABASE: SOFTCHK psubx CONTACT ERC DATABASE: npvss49 floating.nwell floating.psub 這四個錯誤是可允許的嗎?有沒有大大有經驗的 電路是跑full chip 已接vdd gnd -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.160.116.207 ※ 編輯: eyelace 來自: 118.160.116.207 (08/06 20:48)
EvilYakult:有沒有可能是某一層東西少畫? 08/06 21:26
EvilYakult:像是pusb2之類的定義層layer 08/06 21:26
補充一下那些錯誤都在esd pad上面 不能去動pad吧 囧 ※ 編輯: eyelace 來自: 118.160.116.207 (08/06 22:08)
EvilYakult:那有沒有可能spice檔轉錯? 因為psub不應該會浮接 08/06 22:25
EvilYakult:所以我猜測是跑LVS的時候辨認不到psub的電位 08/06 22:26
eyelace:netlist是用cic提供的 SPICE轉錯是指? 只有VSSI_33沒有 08/06 22:32
eyelace:floating 08/06 22:32
EvilYakult:spice有跟電路圖一樣嗎?還是你只有netlist 08/06 23:09
EvilYakult:因為floating 有可能是定義電位的layer沒畫或者是畫錯 08/06 23:10
EvilYakult:或者是線路lay錯 08/06 23:10
EvilYakult:也可能是spice轉出netlist的時候是錯的 08/06 23:11
EvilYakult:單純就psub出現floating這個問題的話 08/06 23:12
EvilYakult:所以我才會想問spice轉出的netlist跟電路有一致嗎? 08/06 23:12
eyelace:我是直接拿netlist來用QQ 打成.sp檔作LVS 08/06 23:20
EvilYakult:所以是直接拿netlist轉出元件lay成的?這樣的話netlist 08/07 00:25
EvilYakult:就不會有問題有的話LVS也看不出來 08/07 00:26
EvilYakult:這樣的話我只能猜是定義psub電位的layer沒畫好 08/07 00:27
EvilYakult:或者有問題....不過command file會有錯的機率幾乎是"0" 08/07 00:27
EvilYakult:所以你要不要再檢查看看是哪裡的layer沒處理好 08/07 00:28
EvilYakult:又如果你跑模擬沒問題的話 這個應該是沒關係... 08/07 00:28
eyelace:跑模擬是沒問題 謝謝回答 08/07 16:57
sneak: netlist是用ci https://muxiv.com 11/11 15:19
sneak: 也可能是spice轉出 http://yofuk.com 01/04 21:59
tim0291: 遇到相同問題 請問後來解決了嗎 05/13 21:50