推 pow:Setup和Hold time其實是同一件事 拆成兩部分看 10/15 22:21
→ pow:重點就是 和clock有關係的電路 必須在clock edge之前就穩定 10/15 22:22
→ pow:直到clock edge過了一段時間之後 才可以變 10/15 22:23
→ ccjin:謝謝 P 大 ~ 10/16 07:57
→ ccjin:獲益良多 10/16 08:17
抱歉 想了很久 也找了很多資料 還是不了解
首先 setup time 跟 電路的 clock 有關
clock 的最快速度取決於 setup time + combinational logic delay +....
有資料說 hold time 跟 clock 無關
所有的timing path 都需符合一個原則: delay不能太大但也不能太小
不能太大可以理解 , 不能太小 這?
對於 hold time的定義我已經亂了
只好請教大家了
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.141.12.109
※ 編輯: ccjin 來自: 220.141.12.109 (10/15 22:15)