The circuit of Fig. is designed to provide an output bias voltage of 0.9 V
with a bias current of 10 uA and a small-signal voltage gain of 50. Calculate
the dimensions of M1 and M2.
假設 Vth=0.5, unCox = upCox = 20u, lambda=0.1, VDD=1.8V
VDD
│
←
VB ──┤│ M2
└┐
│VOUT
│
┌┘
VIN ──││ M1
→
│
GND
我的算法是 由 |Av|=-gm(ro1//ro2) 可求出 M1的(W/L)=25
在藉由偏壓條件可知維持M2在SAT的條件為 0.4 < vb < 1.3
取 Vb=0.8V
再由 ID=1/2μp Cox (W/L)2 (VDD-VB-VTH)^2 可求出M2的(W/L)=4
假設L1=L2=0.18u
則 W1=4.5u , W2=0.72u
而VIN的值也可藉由ID求出為 VIN=0.7V
以下是我的SPICE檔
***** Source *****
VIN 1 GND DC=0.7V
VB 3 GND DC=0.8V
VDD 4 GND DC=1.8V
***** MOSFETS *****
M1 2 1 GND GND N_18 L=0.18u W=4.5u
M2 2 3 4 4 P_18 L=0.18u W=0.72u
***** ANALYSIS *****
.model N_18 NMOS (KP=20u Vt0=0.5v lambda=0.1)
.model P_18 PMOS (KP=20u vt0=0.5v lambda=0.1)
.op
.option post
.tf v(2) VIN
.end
以下為netlis 檔內容
subckt
element 0:m1 0:m2
model 0:n_18 0:p_18
region Saturati Linear
id 11.7001u -11.7001u
vgs 700.0000m -1.0000
vds 1.7001 -99.8612m
vth 500.0000m 500.0000m
gm 117.0014u 8.0687u
gm 的值也跟手算的差好多...~"~
發現不論我 VB 怎麼調 PMOS 都一直在 Linear region...
是我推導錯誤嗎 @@"
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.136.213.47
※ 編輯: ohya74921 來自: 220.136.213.47 (11/08 15:21)
※ 編輯: ohya74921 來自: 220.136.213.47 (11/08 16:26)