推 moonls:推好文 ! 11/11 22:36
※ 引述《gyamwoo (願神賜福給台灣)》之銘言：
: 各位好。
: 我在課本上看過這樣的esd電路
: http://img686.imageshack.us/img686/3938/diodeesd.png
: LAYOUT大致是這樣畫的
: http://img190.imageshack.us/img190/17/diodeesdlayout.png
: 其中那兩個diode是用p型和n型guard ring做的。
: 我現在有個問題，這個PN JUNCTION要多大的面積才有ESD的效果
: 還有PN JUNCTION 在 tsmc0.18UM CMOS的製程下。其接面特性如
: 何？例如接導通電位，歐姆接面阻抗，逆偏崩潰電位電流等等，
: 完全沒有概念。
: 還是說使用LVS認得到的DIODE去做這個ESD呢？
先說明一下：
一般的ESD電路有兩級，你圖片上顯示的是第一級(primary)，它是是用於
HBM(Human Body Mode)與MM(Machine Mode)。第二級(Secondary)則是用於
CDM (Charge Device Mode)。
圖中所使用的限流電阻R=3K，基本上，雖然它有ESD作用，但這阻值太大了，訊號經過
會有衰減(IR drop)。由於ESD電路本身不該影響晶片內部電路的正常運作，以這種架構
而言，該電阻值通常約幾十~幾百歐姆即可，材值是poly或diffusion（有些甚至不使用
電阻，直接用長的M1線來代替。因為有些PAD與ESD電路是放在不同的位置，其中可能距離
幾百um以上，寄生的電阻即可拿來替代使用)
另外，關於你提到的要多大面積才有ESD效果。
我想，你必須要求TSMC提供0.18um 的ERC與ESD的DRC，裡頭一定會寫明P+/N-well或是
N+/P-well在某條件下（Ex面積 a= 40um^2）測得它的ESD trigger level(Itrig, Vtrig
或Itr2, Vt2)或是接面崩潰電壓(junction breakdown)
如果你無法問的到，那只能從TSMC給你跑模擬的Model卡去找。
最後，LVS應該認不出這是什麼樣的diode，而用DRC可能會出現假錯。
你必須用ESD的DRC去check這些ESD diode是否符合rule。
--
對流血一週仍然不死的生物千萬不能大意……。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12