看板 Electronics 關於我們 聯絡資訊
我現在好像知道hold time修不好的關鍵在哪了。 似乎是在floorplan時core utilization設太大的緣故。 core utilization是跟讀入的gate-level netlist面積有關。 剩下的其它面積就是SoC Encounter用來routing、插buffers之用的。 比如說我core utilization設0.75,full floorplan完後density是0.79。 修hold time,density就到0.93,換句話只剩0.07作routing! 目前試著降core utilization,重lay看看會不會過。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 218.168.4.238
zxvc:終於hold time修過了。不過我是一直降Setup time slack XD 11/15 10:38
PHEy:為什麼這麼堅持 hold time 要用 design compiler 修呢 ? 11/16 00:23
zxvc:樓上,沒有啊。我這篇主要都用SoC Encounter在修。 11/16 07:28
zxvc:其實我也覺得前一篇y大說的有道理,CTS後修hold time會比較準 11/16 07:30