作者deathcustom (阿耨多羅三藐三菩提)
看板Electronics
標題Re: [請益] 關於電路模擬如何正確調整電晶體的尺寸 …
時間Fri Nov 27 01:40:31 2009
※ 引述《problemptt (cool)》之銘言：
: 請問一下做電路設計模擬時如何調整正確電晶體的W/L比??
: 完全沒有方向感不知該如何從哪個方向下手比較好??
: 有無限多的數值 想找出大概的值如何?該怎麼找?要不然真的有點大海撈針??
: 是用電晶體電流公式代嗎?但要自己設計的話公式中似乎好像有很多變數?
: Cox各製程技術好像都不一樣，這個要如何決定?遷移率電子1350 電洞480?
: 有問學長但得到的答案都是感覺或者抓趨勢，真的沒有說有很明確的方法去調整
: 正確電晶體的W/L比嗎?
: 有人有經驗可以分享嗎?? 學不會真的不知道要怎麼繼續唸下去了?
: 謝謝
以LAYOUT為最終導向
拿到一份新的製程的時候
先打開laker/virtuoso畫一次DRC會過的layout
然後記住最小的W, L, grid
甚或龜毛一點的時候
為了方便拉VIA，把每個CT、VIA的位置都固定住
然後此時的L（R、MIMC的）可能也就被固定了
回頭
開始摸索你的presim
要記住你剛剛的那些W, L, grid的規範唷
用Multile, Finger去取代直接給大W的狀況
至於L這個ISSUE
恩～經驗經驗o.o
--
為什麼那邊那個人那麼傷心呢? ││││││
因為他是北部人啊，吃的比我們還毒哩! 2.5ppm ˍ︵ │││ 還好我們
0.5ppm
◥ ◥ 2ppm ╱ ╱▏ ││ 不用吃…
◤ ◥ ◤ ◥ │￣▏ ˍ 0ppm
| | | ╱ ╱ ﹨
◥◢ ￣ （||） ω ╯ ㄦ
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.95.114
推 ginnyisme:請問RF layout也可適用嗎？ 可以麻煩版大分享一下layout 11/27 02:47
→ ginnyisme:經驗嗎？都是先由layout來確定L,W的規範嗎？ 11/27 02:48
推 pdaer:補充:L千萬別傻傻地取最小..process variation會很大=.= 11/27 11:12
推 pdaer:版主指用layout來確認是為了用DRC來清楚知道design rule 11/27 11:14
→ pdaer:因為只要畫錯..DRC就會告訴你應該怎麼畫了呀XD 照著修正就好 11/27 11:14
→ deathcustom:L取小的話，你就要用很多個multiple 然後來作CC以期 11/27 11:25
→ deathcustom:能稍微改善 11/27 11:26
→ deathcustom:一般在OP比較考量這件事，LC osc本身沒什麼Vocm的考量 11/27 11:26
→ deathcustom:就比較沒差(你去看你的系統，會考量到input ref bias 11/27 11:27
→ deathcustom:的就是盡量不要取最小...... 11/27 11:27