※ [本文轉錄自 zxvc 信箱]
作者: zxvc (執著)
標題: Re: [問題] SOC encounter的問題
時間: Sun May 23 13:50:46 2010
我把我所知道的幾個pad配置設計技巧告訴你。
1. 設計pad的配置，一開始要估你大約要用多少pads，
要用什麼package應該比較其次。
(因為package的價格沒那麼貴(相對於IC製作)。)
一個IC design又可分core-limited、pad-limited。
core-limited是指core的面積較大，導致週邊擺上pads後仍有多餘的空間(浪費)。
pad-limited則相反，pads太多，導致擺完core內部還有多餘空間(浪費)。
我聽說從C?C下線，如果是pad-limited就不太容易被接受。
2. clock pad建議擺在某一side的中間，clock tree會較對稱。
3. core power pads多寡是由core power consumption決定，
要避免electromigration，請查製程資料。
4. IO power pads多寡，主要看output loading。
P = f*Cout*V^2
抱歉，最近有點忙。先草草寫到這裡。
※ 引述《climaxman (嫩咖)》之銘言：
: 我想請問一下阿
: CHIP的IO 有沒有有沒有設計的準則
: 例如input 要都擺在一起阿 或是 io 的 power pin 要多設一點之類的?
: 謝謝
: ※ 引述《zxvc (執著)》之銘言：
: : 請問是什麼問題？
--
信佛的人要知道：佛絕不會說謊。但請把握時光。
法滅盡經：
http://www.cbeta.org/result/normal/T12/0396_001.htm
共勉之。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.73.148
--
信佛的人要知道：佛絕不會說謊。但請把握時光。
法滅盡經：
http://www.cbeta.org/result/normal/T12/0396_001.htm
共勉之。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.73.148