作者jfsu (水精靈)
看板Electronics
標題Re: [問題] 有關TSMC 0.18um製程的問題
時間Tue Jun 29 00:27:15 2010
※ 引述《Mauder (知福..惜福..)》之銘言:
: 請問各位大大
: 小弟在尋找製程裡有關device matching的參數
: 想要知道TSMC 0.18um製程裡兩個需要matching的device相距在不同的距離下
: 會有多少mismatch
: 包含mosfet的Vt mismatch或者是電阻的阻值mismatch等等
: 這應該會是一個統計參數 配合距離大小可以大致預測出device之間在不同
: 距離下的mismatch大小
: 我找了所有文件但是沒有找到這方面的參數資料
: 雖然.18製程有mismatch model 但其中似乎沒有探討到距離方面造成的mismatch
: 請問有沒有大大知道這樣的製程資料參數會放在哪個文件裡呢?
: 抑或是可以麻煩大大提供資料?
: 感激不盡!
它應該會被描述在MOS 的model裡面,看是WPE(well proximity effect) 還是LOD
(length of diffusion),分別是sa, sb與 sc..,,
不過這也要DRC(design rule check)的command file也有提供相關的功能。
這些數值只是個參考值,用來跑模擬。等到layout劃好,抽出這些參數,再帶回你的
模擬裡。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.64.211.248
推 BuBuChen:.18的model應該還沒有引進WPE, LOD. 06/29 18:59
推 micool:記得65/45node之後才引進 06/30 08:15
推 obov:sa,sb應該是.13才有 06/30 16:34